질문 몇가지 드립니다.

1. 메인보드 스키메틱중에 05 FLASH/CPLD 의 회로중 주석으로
U17.18, U17.22 변경
R32 10k -> 1k
라고 되어있는데... "R32 10k -> 1k" 는 회로에서 10k의 저항이 1k로 변환
되어있는걸로 이해가 되었으나
첫번째의 "U17.18, U17.22 변경"은 무엇을 의미하는지?

2. 메인보드 스키메틱중에 05 FLASH/CPLD 의 회로중 CPLD와 J1 이 연결되어 있
는것으로 되어 있으나
CPLD의 VHDL 코드를 보면 J1과 연결을 위한 I/O port가 프로그램되어 있지
않은데 실질적으로 사용을 하지 않는지?
아니면 다른 프로그램이 있는지...

3. 스키메틱 IDE-BDCON(IDE.PDF)에 U1 -> 9번이 D0 와 연결이 되어있는데, 메
인보드의 BDCON의 스키메틱을 보면 SYS_RST와
연결이 되는데 이렇게 연결이 되어있는데 이것이 맞는지...

수고하세요..
이 게시물을...