도와주세요!!
글 수 15,339
2004.05.09 14:42:21 (*.232.141.132)
6653
EZ-X5보드를 가지고 32bit DIO를 만들려고 하는데 예제소스(DIO)가 8bit 만 되
는게 나와 있어서 어떤 부분부터 손을 대야 할지 막막해서 글을 올립니다.
부트로더의 ez_x5.h의 nCS3을 수정해야 하는건지요?
수정해야 하는거면 어떻게 해야하는지...
아니면 다른곳을 수정해야 하는지요?
답변 부탁드립니다.
//----------------------------------------------
// nCS 3:2 Timing
#define PXA_REG_MSC1 0x4800000C
//----------------------------------------------
#define MSC_CS2_RT ( 0 <<0 ) // nCS2 Device Type
0:non-burst Flash 1:SRAM 4:latency I/O
#define MSC_CS2_RBW ( 1 <<3 ) // nCS2 Bus Width
0:32-bit 1:16-bit
#define MSC_CS2_RDF (15 <<4 ) // nCS2 nOE/nWE assert
0 ~ 15 0~11 :10~120 nsec 12~15 :130/150/180/230 nsec for
100MHz
#define MSC_CS2_RDN ( 2 <<8 ) // nCS2 next assert
0 ~ 15
#define MSC_CS2_RRR ( 2 <<12) // nCS2 cs to cs period
0 ~ 7
#define MSC_CS2_RBUFF ( 1 <<15) // nCS2 faster device = 1
#define MSC_CS3_RT ( 0 <<(0 +16)) // nCS3 Device
Type 0:non-burst Flash 1:SRAM 4:latency I/O
#define MSC_CS3_RBW ( 0 <<(3 +16)) // nCS3 Bus
Width 0:32-bit 1:16-bit
#define MSC_CS3_RDF (15 <<(4 +16)) // nCS3 nOE/nWE
assert 0 ~ 15 0~11 :10~120 nsec 12~15 :130/150/180/230 nsec for
100MHz
#define MSC_CS3_RDN ( 2 <<(8 +16)) // nCS3 next
assert 0 ~ 15
#define MSC_CS3_RRR ( 2 <<(12+16)) // nCS3 cs to cs
period 0 ~ 7
#define MSC_CS3_RBUFF ( 0 <<(15+16)) // nCS3 faster
device = 1
#define MSC1_VALUE ( MSC_CS2_RT | MSC_CS2_RBW
| MSC_CS2_RDF | MSC_CS2_RDN |
MSC_CS2_RRR | MSC_CS2_RBUFF
| MSC_CS3_RT | MSC_CS3_RBW
| MSC_CS3_RDF | MSC_CS3_RDN | MSC_CS3_RRR |
MSC_CS3_RBUFF )
는게 나와 있어서 어떤 부분부터 손을 대야 할지 막막해서 글을 올립니다.
부트로더의 ez_x5.h의 nCS3을 수정해야 하는건지요?
수정해야 하는거면 어떻게 해야하는지...
아니면 다른곳을 수정해야 하는지요?
답변 부탁드립니다.
//----------------------------------------------
// nCS 3:2 Timing
#define PXA_REG_MSC1 0x4800000C
//----------------------------------------------
#define MSC_CS2_RT ( 0 <<0 ) // nCS2 Device Type
0:non-burst Flash 1:SRAM 4:latency I/O
#define MSC_CS2_RBW ( 1 <<3 ) // nCS2 Bus Width
0:32-bit 1:16-bit
#define MSC_CS2_RDF (15 <<4 ) // nCS2 nOE/nWE assert
0 ~ 15 0~11 :10~120 nsec 12~15 :130/150/180/230 nsec for
100MHz
#define MSC_CS2_RDN ( 2 <<8 ) // nCS2 next assert
0 ~ 15
#define MSC_CS2_RRR ( 2 <<12) // nCS2 cs to cs period
0 ~ 7
#define MSC_CS2_RBUFF ( 1 <<15) // nCS2 faster device = 1
#define MSC_CS3_RT ( 0 <<(0 +16)) // nCS3 Device
Type 0:non-burst Flash 1:SRAM 4:latency I/O
#define MSC_CS3_RBW ( 0 <<(3 +16)) // nCS3 Bus
Width 0:32-bit 1:16-bit
#define MSC_CS3_RDF (15 <<(4 +16)) // nCS3 nOE/nWE
assert 0 ~ 15 0~11 :10~120 nsec 12~15 :130/150/180/230 nsec for
100MHz
#define MSC_CS3_RDN ( 2 <<(8 +16)) // nCS3 next
assert 0 ~ 15
#define MSC_CS3_RRR ( 2 <<(12+16)) // nCS3 cs to cs
period 0 ~ 7
#define MSC_CS3_RBUFF ( 0 <<(15+16)) // nCS3 faster
device = 1
#define MSC1_VALUE ( MSC_CS2_RT | MSC_CS2_RBW
| MSC_CS2_RDF | MSC_CS2_RDN |
MSC_CS2_RRR | MSC_CS2_RBUFF
| MSC_CS3_RT | MSC_CS3_RBW
| MSC_CS3_RDF | MSC_CS3_RDN | MSC_CS3_RRR |
MSC_CS3_RBUFF )