도와주세요!!
글 수 15,339
2003.12.24 00:40:04 (*.118.237.153)
6690
안녕하십니까?
ez-X5회로를 가지고 공부하다 문의 사항이 있어 질문 드립니다.
외부 확장용 커넥터인 U1에 나가는 DataBus BD0~BD31은
CPU의 MD0~MD31이 댐핑저항을 거쳐 SD0~SD31로 이것이 다시 BusBuffer인
74LVC16245A를 거쳐 BD0~BD31로 되어 나가는 것으로 해석했습니다.
질문사항은 74LVC16245A의 제어 신호인 DIR_W/nR과 OE_DB는
CPLD인 XC9536XL-VQ44에 의해서 만들어 지는걸로 이해 했습니다.
자료실의 CPLD VHDL소스를 보면 위 두신호는
-- OE_DB
OE_DB <= nCS(0) and nCS(1) and nCS(2) and nCS(3) and nCS(4) and nCS(5);
-- DIR
DIR_RnW <= RDnWR;
DIR_WnR <= not RDnWR;
위와 같이 만들어 지는것 같군요.
이해를 못하고 있는 것은 CS0~CS5일때 OE_DB가 Enable되는 것과
버스 방향은 CPU의 RDnWR에 의해서 제어가 되는 것 같은데
PCMCIA제어에 의해서는 DataBus Buffer는 동작을 안하는 것인지요?
80pin 외부 커넥터에 PCMCIA관련 신호가 나와 있고 PCMCIA부분을
확장 보드로 제작 하려면 nPCE1,nPCE2에 의해서도 데이타 버스가 열려야
하는 것 아닌지 궁금해서요.
제가 잘못 생각하는지는 몰라도 PCMCIA뱅크가 선택되었을때
BUS가 열리지 않는 것이 아닌가 궁금합니다.
그리고 PCMCIA뱅크가 선택되었을때도 RDnWR이 유효 하는지도 궁금합니다.
답변 부탁 드립니다.
ez-X5회로를 가지고 공부하다 문의 사항이 있어 질문 드립니다.
외부 확장용 커넥터인 U1에 나가는 DataBus BD0~BD31은
CPU의 MD0~MD31이 댐핑저항을 거쳐 SD0~SD31로 이것이 다시 BusBuffer인
74LVC16245A를 거쳐 BD0~BD31로 되어 나가는 것으로 해석했습니다.
질문사항은 74LVC16245A의 제어 신호인 DIR_W/nR과 OE_DB는
CPLD인 XC9536XL-VQ44에 의해서 만들어 지는걸로 이해 했습니다.
자료실의 CPLD VHDL소스를 보면 위 두신호는
-- OE_DB
OE_DB <= nCS(0) and nCS(1) and nCS(2) and nCS(3) and nCS(4) and nCS(5);
-- DIR
DIR_RnW <= RDnWR;
DIR_WnR <= not RDnWR;
위와 같이 만들어 지는것 같군요.
이해를 못하고 있는 것은 CS0~CS5일때 OE_DB가 Enable되는 것과
버스 방향은 CPU의 RDnWR에 의해서 제어가 되는 것 같은데
PCMCIA제어에 의해서는 DataBus Buffer는 동작을 안하는 것인지요?
80pin 외부 커넥터에 PCMCIA관련 신호가 나와 있고 PCMCIA부분을
확장 보드로 제작 하려면 nPCE1,nPCE2에 의해서도 데이타 버스가 열려야
하는 것 아닌지 궁금해서요.
제가 잘못 생각하는지는 몰라도 PCMCIA뱅크가 선택되었을때
BUS가 열리지 않는 것이 아닌가 궁금합니다.
그리고 PCMCIA뱅크가 선택되었을때도 RDnWR이 유효 하는지도 궁금합니다.
답변 부탁 드립니다.