안녕하세요.

최신 메뉴얼에 새로 추가된 모드입니다. 하지만 검증이 되었는지 잘 모르겠습니다.
이전 메뉴얼에는 없는 내용이었습니다.

그리고 최신 커널에서도 이 부분에 대해서는 패치가 되어 있지 않는것으로 보아 저희도 정확한 사용 방법을 알 수가 없습니다.

만약, 메뉴얼 대로 사용이 가능하다면  기본적으로 SDRAM 과 NAND 부분이 수정되어야 할 것같습니다.
즉, HCLK를 사용하는 버스 관련하여 수정을 하셔야 할 것 같습니다.

그럼 수고하세요.




>
>안녕하세요?
>
>EZ-2410 보드에서 HCLK 를 66.5MHz로 바꾸고 싶어서 다음과 같이 수정을 했는데요.
>그렇게 하면 부트로더 에서 부팅이 되질 않고 빈 화면 의로 출력을 합니다.
>
>1. 이지부트의  include/ez_2410.h
>//--------------------------------------------------
>   // CLOCK DIVIDER CONTROL ( CLKDIVN )
>   #define S3C2410_REG_CLKDIVN             0x4C000014
>   //--------------------------------------------------
>   #define HCLK_DIV1                   (0x1 << 2)      // 0=resevred   1= HCLK=FCLK/4  PCLK=FCLK/4
>   #define HCLK_DIV                     (0x0 << 1)      // 0=FCLK       1=FCLK/2
>   #define PCLK_DIV                     (0x0 << 0)      // 0=HCLK       1=HCLK/2
>   #define HCLK                            FCLK/4            // FCLK=266000000       HCLK= 66500000
>   #define PCLK                            FCLK/4            // FCLK=266000000       PCLK=  66500000  
>  
>   #define CLKDIVN_VALUE           ( HCLK_DIV1 | HCLK_DIV | PCLK_DIV )
>
>
>
>2. 이지부트의  include/s3c2410.h
>
>//##################################################
>// ez_2410.h 의 내용과 매치시켜야 한다.
>// CPU 의 속도를 설정한다.
>#define        FCLK        266000000
>#define        HCLK        FCLK/4                // FCLK=266000000        HCLK= 66500000
>#define        PCLK        FCLK/4                // FCLK=266000000        PCLK= 66500000
>//##################################################
>
>
>다음과 같이 수정을 하게 되면 부트로더가 출력을 하지 못합니다.
>
>어떻게 해결해야지 되는지 궁금해서 질문 드립니다.
>
>